它们为何而出现？模拟电路自动化设计的原因和障碍

来源：EETOP Blog  作者：hebut_wolfBlog 地址：https://blog.eetop.cn/analog链接：https://blog.eetop.cn/blog-578273-6953556.htmlADPLL、ADLDO为何会出现？后续是否还会出现ADDC-DC、 AD-CLASSD等设计？我认为全数字锁相环和全数字LDO的出现是芯片设计中数字电路设计流程&方法和模拟电路设计流程&方法严重脱节的产物。数字设计很容易进行工艺移植，且流程明确，在进行大规模的soc设计时风险较低，模拟电路则不然，模拟电路从底层的opamp、ldo、bandgap到上层的pga、filter、adc/dac、pll等电路都需要手动搭建tb，人工确认是否满足spec。而后还要进行layout，这其中会有不少人工引入的问题。你去问一个人，同一个电路在不同工艺下流片，他有什么收获和进步？他需要处理很多繁琐的验证，要检查版图，如果没有认真检查，出现bug还要做debug、eco。实在很难有多少收获和进步。上述ADPLL、 ………………………………