【艾睿方案】NXP S32G2 硬件设计篇（下）

文章预览

NXP S32G2 硬件设计篇（下）  接 NXP S32G2 硬件设计篇（上），下篇里我们将介绍关于 S32G2 的 Memory 以及高速接口的设计。   接 NXP S32G2 硬件设计篇（上），下篇里我们将介绍关于 S32G2 的 Memory 以及高速接口的设计。  DDR  S32G2既可以外接LPDDR4也可以外接DDR3L。如果不使用外部DRAM，相关引脚可以悬空。(需注意S32G234M不支持DRAM接口）。  如果外接LPDDR4，需要按照下表规则：  数据线调序  在PCB layout 时，有时为了方便走线，需要调整接线方式，调整时需要按照如下要求：  首先，在LPDDR4系统中，信号按照下列方式分组  Channel A: Byte0 and Byte1, CA_A[5:0], CKE0_A, CKE1_A, CS0_A, CS1_A  Channel B: Byte2 and Byte3, CA_B[5:0], CKE0_B, CKE1_B, CS0_B, CS1_B  其中每组Byte内部的数据线，可以在组内随意调换位置；  一个channel内的Byte 直接可以整体调换(如Byte0可以和Byte1整体调换，但是Byte0和 ………………………………